Chương 16 : GIAO TIẾP GIỮA VI XỬ LÝ VỚI 8255A

Số trang: 7
Mã số: 634367
Loại file: PDF
Nhúng
Toàn màn hình
Thích
/ 7
Sao chép
Đang tải
BẤM ĐỂ XEM THÊM
Thông tin tài liệu
Ngày đăng: 2012-05-16 10:44:32
      Vi mạch 8255A có thể giao tiếp với vi xử lý theo 2 kiểu: kiểu nhập/xuất (kiểu I/O) và kiểu bộ nhớ.       Khi vi xử lý giao tiếp với 8255A theo kiểu I/O nó chỉ dùng được 8 đường địa chỉ từ A0 – A7 mà thôi còn khi giao tiếp kiểu bộ nhớ, nó dùng được cả 16 đường địa chỉ, vì vậy dung lượng giao tiếp kiểu I/O thấp hơn dung lượng giao tiếp kiểu bộ nhớ.        1. Giao tiếp kiểu I/O.        Khi thiết kế vi xử lý giao tiếp với 8255A theo kiểu I/O thì dữ liệu sẽ được truy xuất bằng 2 lệnh : IN addr-port và OUT addr-port. Dữ liệu giao tiếp luôn chứa trong thanh ghi A. Địa chỉ cổng (addr-port) có độ dài là 8 bit.        Cũng giống như bộ nhớ, vi xử lý có thể giao tiếp với nhiều vi mạch 8255, với 8 đường địa chỉ thì có tất cả 256 địa chỉ, mà mỗi vi mạch chiếm 4 địa chỉ (3 cổng và thanh ghi điều khiển) nên số vi mạch 8255 tối đa có thể giao tiếp của vi xử lý là 256/4 = 64 vi mạch.2A       Khi kếA3nối giữa vi xử lý với vi mạchn 8255A8255A -2 ng địatthì đườ                         DECODERđế CS của                        2 lự LINEchỉ A0 và A1 dùng để TOa4 chọn các cổng và nthanh a 8255A -3 khiển,đế CS củ ghi điều còn các đường địa chỉ còn lại từ A2 – A7 ndùng a 8255A -4 n viđế CS củ để lựa chọ mạch hoạt động, thông thường các đường địa chỉ này được đưa vào vi mạch giải mã rồi các ngõ ra của vi mạch giải mã sẽ đưa đến CS của các vi mạch 8255A.       Một ví dụ khi thiết kế vi xử lý giao tiếp với 4 vi mạch 8255A: Sơ đồ kết nối như hình vẽ : (vi mạch 74139). đến CS của 8255A -1   A2 A3  DECODER 2 TO 4 LINE đến CS của 8255A -1 đến CS của 8255A -2 đến CS của 8255A -3 đến CS của 8255A -4 Hình 6.9: Sơ đồ kết nối vi xử lý
— Xem thêm —