Chương I: TỔNG QUAN VỀ CHÍP BỔ TRỢ PPI – 8255A

Lượt xem: 432
Số trang: 25
Mã số: 334989
Loại file: DOC
Nhúng
Toàn màn hình
Thích
/ 25
Sao chép
Chương I:
TNG QUAN V CHÍP B TR
PPI 8255A
PPI 8255A là vi mạch ghép nối ngoại vi lập trình được ( Programmable
periferal interface), thường được gọi là mạch ghép nối vào ra song song lập
trình được. Do khả năng mềm dẻo trong các ứng dụng thực tế, nó là mạch
ghép nối được dùng rất phổ biến trong các hệ vi xử lý 8 bit, 16 bit và 32 bit.
1.1- Sơ đồ chân:
Vi mạch gồm 40 chân trong đó. Gồm: PA
0
÷ PA
7
, PB
0
÷ PB
7
, PC
0
÷ PC
7
,
D
0
÷ D
7
, A
0
, A
1
, , , CS, Reset, Vcc và GND.
LIÊN HỆ QUẢNG CÁO 0906.345.800
Có 24 đường dẫn lối vào/ra xếp thành 3 cổng song song ( portA, portB,
portC).
Một nửa cổng C ( PC4 … PC7) thuộc nhóm A gọi là PC
H
, còn nửa kia
thuộc nhóm B, gọi là PC
L
Chân Reset phải được nối với tín hiệu Reset chung của toàn hệ thống (khi
Reset các cổng được định nghĩa là cổng vào để không gây ra sự cố cho các
mạch điều khiển).
Tín hiệu CS được nối với mạch tạo xung chọn thiết bị để đặt mạch 8255
vào một địa chỉ cơ sở nào đó. Các tín hiệu địa chỉ A0, A1 sẽ chọn ra 4 thanh
ghi bên trong 8255: một thanh ghi để ghi từ điều khiển (CWR – control
word register) cho hoạt động của 8255 và 3 thanh ghi khác ứng với các cổng
là PA, PB, PC để ghi đọc dữ liệu theo bảng:
A
1
A
0
Lệnh
(của VXL)
Hướng chuyển số
liệu với VXL
0 0 0 0 1 Đọc PortA PortA →D0 ÷ D7
0 1 0 0 1 Đọc portB PortB →D0 ÷ D7
1 0 0 0 1 Đọc portC PortC →D0 ÷ D7
1 1 0 0 1 Không có giá trị
0 0 0 1 0 Ghi PortA D0 ÷ D7→ PortA
0 1 0 1 0 Ghi PortB D0 ÷ D7→ PortB
1 0 0 1 0 Ghi PortC D0 ÷ D7→ PortC
1 1 0 1 0 Ghi thanh ghi
điều khiển
D0 ÷ D7→ thanh
ghi điều khiển
x x 1 x x Vi mạch ở trạng
thái trở kháng
cao
Không có trao đổi
số liệu
LIÊN HỆ QUẢNG CÁO 0906.345.800
Tính linh hoạt của vi mạch này thể hiện ở khả năng lập trình. Ta có thể
đặt các mode hoạt động thông qua thanh ghi điều khiển.
Các chân D0 đến D7 tạo nên kênh dữ liệu 2 hướng có độ rộng 8 bit. Tất
cả dữ liệu khi truy nhập ghi hoặc đọc được dẫn qua kênh dữ liệu này.
Trạng thái logic ghi/đọc được nhận biết qua các tín hiệu điều khiển ,
. Trao đổi thông tin với 8255 chỉ có thể được tiến hành khi CS =
0. Khi RD= 0 dữ liệu của cổng được chọn được đưa ra kênh dữ liệu và
thể được sử dụng bởi các vi mạch khác. Khi WR = 0, thì moi việc xảy ra
ngược lại.
Các bit địa chỉ A0 và A1 cùng với các tín hiệu ghi đọc báo cho biết sẽ
truy nhập lên cổng nào.
Sơ đồ khối mô tả chức năng của 8255:
Tải xuống 5,000₫ (25 trang)
Thông tin tài liệu
Ngày đăng: 2012-11-04 17:23:20
PPI 8255A là vi mạch ghép nối ngoại vi lập trình được ( Programmable periferal interface), thường được gọi là mạch ghép nối vào ra song song lập trình được. Do khả năng mềm dẻo trong các ứng dụng thực tế, nó là mạch ghép nối được dùng rất phổ biến trong các hệ vi xử lý 8 bit, 16 bit và 32 bit. PPI 8255A là vi mạch ghép nối ngoại vi lập trình được ( Programmable periferal interface), thường được gọi là mạch ghép nối vào ra song song lập trình được. Do khả năng mềm dẻo trong các ứng dụng thực tế, nó là mạch ghép nối được dùng rất phổ biến trong các hệ vi xử lý 8 bit, 16 bit và 32 bit. Ch ương I: T Ổ NG QUAN V Ề CHÍP B Ổ TR Ợ PPI – 8255A PPI 8255A là vi mạch ghép nối ngoại vi lập trình được ( Programmable periferal interface), thường được gọi là mạch ghép nối vào ra song song lập trình được. Do khả năng mềm dẻo trong các ứng dụng thực tế, nó là mạch ghép nối được dùng rất phổ biến trong các hệ vi xử lý 8 bit, 16 bit và 32 bit. 1.1- S ơ đ ồ chân: Vi mạch gồm 40 chân trong đó. Gồm: PA 0 ÷ PA 7 , PB 0 ÷ PB 7 , PC 0 ÷ PC 7 , D 0 ÷ D 7 , A 0 , A 1 , , , CS, Reset, Vcc và GND. Có 24 đường dẫn lối vào/ra xếp thành 3 cổng song song ( portA, portB, portC). Một nửa cổng C ( PC4 … PC7) thuộc nhóm A gọi là PC H , còn nửa kia thuộc nhóm B, gọi là PC L Chân Reset phải được nối với tín hiệu Reset chung của toàn hệ thống (khi Reset các cổng được định nghĩa là cổng vào để không gây ra sự cố cho các mạch điều khiển). Tín hiệu CS được nối với mạch tạo xung chọn thiết bị để đặt mạch 8255 vào một địa chỉ cơ sở nào đó. Các tín hiệu địa chỉ A0, A1 sẽ chọn ra 4 thanh ghi bên trong 8255: một thanh ghi để ghi từ điều khiển (CWR – control word register) cho hoạt động của 8255 và 3 thanh ghi khác ứng với các cổng là PA, PB, PC để ghi đọc dữ liệu theo bảng: A 1 A 0 Lệnh (của VXL) Hướng chuyển số liệu với VXL 0 0 0 0 1 Đọc PortA PortA →D0 ÷ D7 0 1 0 0 1 Đọc portB PortB →D0 ÷ D7 1 0 0 0 1 Đọc portC PortC →D0 ÷ D7 1 1 0 0 1 Không có giá trị 0 0 0 1 0 Ghi PortA D0 ÷ D7→ PortA 0 1 0 1 0 Ghi PortB D0 ÷ D7→ PortB 1 0 0 1 0 Ghi PortC D0 ÷ D7→ PortC 1 1 0 1 0 Ghi thanh ghi điều khiển D0 ÷ D7→ thanh ghi điều khiển x x 1 x x Vi mạch ở trạng thái trở kháng cao Không có trao đổi số liệu Tính linh hoạt của vi mạch này thể hiện ở khả năng lập trình. Ta có thể đặt các mode hoạt động thông qua thanh ghi điều khiển. Các chân D0 đến D7 tạo nên kênh dữ liệu 2 hướng có độ rộng 8 bit. Tất cả dữ liệu khi truy nhập ghi hoặc đọc được dẫn qua kênh dữ liệu này. Trạng thái logic ghi/đọc được nhận biết qua các tín hiệu điều khiển , . Trao đổi thông tin với 8255 chỉ có thể được tiến hành khi CS = 0. Khi RD= 0 dữ liệu của cổng được chọn được đưa ra kênh dữ liệu và có thể được sử dụng bởi các vi mạch khác. Khi WR = 0, thì moi việc xảy ra ngược lại. Các bit địa chỉ A0 và A1 cùng với các tín hiệu ghi đọc báo cho biết sẽ truy nhập lên cổng nào. Sơ đồ khối mô tả chức năng của 8255: 1.2- Các chế độ làm việc của 8255: Để xác lập chế độ làm việc cho 8255 ta ghi từ điều khiển vào thanh ghi từ điều khiển CWR ( Control Word Register ). Có 2 loại từ điều khiển cho 8255: - Từ điều khiển định nghĩa cấu hình cho các cổng PA, PB, PC. - Từ điều khiển lập/xoá từng bit ở đầu ra của PC. - Tuỳ theo từ lệnh được ghi vào thanh ghi điều khiển khi khởi động của vi mạch mà ta có các PortA,B,C hoạt động ở: + Các chế độ 0, 1, 2 khác nhau. + Chiều trao đổi dữ liệu khác nhau, tức PortA, B, C là cổng ra hay vào. 1.2.1- Từ điều khiển định nghĩa cấu hình cho các cổng: 1.2.2- Thanh ghi từ điều khiển việc thiết lập/ xóa bit ra PCi: 1.2.3- Các chế độ làm việc: Chip 8255A có 3 chế độ làm việc: Chế độ 0 : Vào ra cơ sở (còn gọi là vào ra đơn giản). Trong chế độ 0, 8255 cho một khả năng xuất và nhập dữ liệu đơn giản qua 3 cổng A,B,C. PA, PB, PC được sử dụng độc lập với nhau, 3 đường dây đều được dùng để trao đổi số liệu hoặc thông tin về điều khiển và trạng thái một cách bình đẳng với nhau và tuỳ ý lựa chọn. Chế độ 1 : Trong chế độ này các cổng A và B có thể được dùng như các cổng đầu vào hoặc đầu ra với các khả năng bắt tay. Tín hiệu bắt tay được cấp bởi các bit của cổng C. - Xuất dữ liệu ra trong mode 1 Cổng PA, PB có tín hiệu đối thoại tương tự nhau. Tín hiệu , báo rằng bộ đệm ra đã đầy cho ngoại vi biết CPU đã ghi dữ liệu vào cổng để chuẩn bị đưa ra. Tín hiệu này thường nối với tín hiệu của thiết bị nhận. Tín hiệu , ...
— Xem thêm —
Bình luận